Спутник технологический. SHARC. [Редактировать]

Космический аппарат SHARC (Satellite for High Accuracy Radar Calibration) это пятиюнитовый пикоспутник массой 8 кг, который построенн Исследовательской лабораторией ВВС США (AFRL). Его целью является предоставление возможности калибровки 120-и наземных С-диапазонных радаров. Также на аппарате планируется проводить отработку систем работы с глоабльными навигационными системами.

Дополнительная классификация

#Наименования
1Тип орбиты - НОО
2Тип оператора(владельца) - военные
3Страна оператор(владелец) - США
4Страна производитель - США

Технические характеристики

#ХарактеристикаЗначение
1Масса, кг8

Информация об удачном запуске

#ХарактеристикаЗначение
1Космодром Мыс Канаверал
2Дата пуска2017-04-18
3Полезная нагрузка 1xOrbital CRS-7
4Полезная нагрузка 1xALTAIR-1
5Полезная нагрузка 1xQB50 AU01
6Полезная нагрузка 1xQB50 AU02
7Полезная нагрузка 1xQB50 AU03
8Полезная нагрузка 1xQB50 AZ01
9Полезная нагрузка 1xQB50 AZ02
10Полезная нагрузка 1xQB50 CA03
11Полезная нагрузка 1xQB50 CN02
12Полезная нагрузка 1xQB50 CN03
13Полезная нагрузка 1xQB50 CN04
14Полезная нагрузка 1xQB50 DE02
15Полезная нагрузка 1xQBITO
16Полезная нагрузка 1xQB50 FI01
17Полезная нагрузка 1xQB50 FR01
18Полезная нагрузка 1xQB50 FR05
19Полезная нагрузка 1xQB50 GR01
20Полезная нагрузка 1xQB50 GR02
21Полезная нагрузка 1xQB50 IL01
22Полезная нагрузка 1xQB50 KR01
23Полезная нагрузка 1xQB50 KR02
24Полезная нагрузка 1xQB50 KR03
25Полезная нагрузка 1xQB50 SE01
26Полезная нагрузка 1xQB50 TR01
27Полезная нагрузка 1xQB50 TR02
28Полезная нагрузка 1xQB50 TW01
29Полезная нагрузка 1xQB50 UA01
30Полезная нагрузка 1xQBUS 1
31Полезная нагрузка 1xQBUS 2
32Полезная нагрузка 1xQBUS 4
33Полезная нагрузка 1xIceCube
34Полезная нагрузка 1xCSUNSat 1
35Полезная нагрузка 1xCXBN 2
36Полезная нагрузка 1xLemur-2 30
37Полезная нагрузка 1xLemur-2 31
38Полезная нагрузка 1xLemur-2 32
39Полезная нагрузка 1xLemur-2 33
40Полезная нагрузка 1xBiarri-Point
41Полезная нагрузка 1xSHARC
42Полезная нагрузка 1xKySat 3
43Ракета-носитель 1xАтлас 5 401

Найдено 161 документов по запросу «SHARC». [Перейти к поиску]


Дата загрузки: 2017-05-20
Скачать документ
Скачать текст
0.44/5
...Library Manual for SHARC Processors (Includes SHARC+ and ARM Processors) Revision 1.8, January... Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors atexit ...............................................................................................................................2–75 atof..................................................................................................................................2–75... Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors fabs................................................................................................................................2–125 fclose .............................................................................................................................2–125... Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors isnan..............................................................................................................................2–175 isprint............................................................................................................................2–176... Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors rename ..........................................................................................................................2–216 rewind ...........................................................................................................................2–217... Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors va_arg............................................................................................................................2–261 va_end...........................................................................................................................2–263... Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors accel_cfft_large_mag_sq_pipe................................................................................................................... 3–40 accel_cfft_large_mag_sq_set_tcbs............................................................................................................. 3–41... Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors accel_twidfft ........................................................................................................................................... 3–130 a_compress ............................................................................................................................................. 3–132... Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors gen_vonhann .......................................................................................................................................... 3–208 histogram ............................................................................................................................................... 3–208... run-time libraries for SHARC (ADSP-21xxx) and SHARC+ (ADSP-SCxxx) processors... USA Supported Processors The names SHARC and SHARC+ refer to a family of... for SHARC Processors. 2–12 CrossCore Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors... the first SHARC core (i.e. SHARC0) on targets with two SHARC cores, therefore... main(void) { // SHARC Core 1 is not enabled adi_core_enable(ADI_CORE_SHARC1); // SHARC Core 1 is... by SHARC core 0, and a value of ADI_CORE_SHARC1 when executed on SHARC core... (adi_core_id() == ADI_CORE_SHARC0) return "SHARC Core 0"; else return "SHARC Core 1"; } See Also adi_core_enable... Manual for SHARC Processors. CrossCore Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors... Manual for SHARC Processors. Implications of Using SIMD Mode All SHARC processors... 2.5.0 C/C++ Library Manual for SHARC Processors 3–13 Using the SHARC+ FFTA Accelerator • Modes... SHARC Processors Using the SHARC+ FFTA Accelerator Continuous and Pipelined Operation The SHARC... 2.5.0 C/C++ Library Manual for SHARC Processors 3–15 Using the SHARC+ FFTA Accelerator transfer... 2.5.0 C/C++ Library Manual for SHARC Processors Using the SHARC+ FFTA Accelerator interrupts and... 2.5.0 C/C++ Library Manual for SHARC Processors 3–17 Using the SHARC+ FFTA Accelerator the... 2.5.0 C/C++ Library Manual for SHARC Processors Using the SHARC+ FFTA Accelerator back from... 2.5.0 C/C++ Library Manual for SHARC Processors 3–19 Using the SHARC+ FFTA Accelerator if... 2.5.0 C/C++ Library Manual for SHARC Processors Using the SHARC+ FFTA Accelerator • Split your... 2.5.0 C/C++ Library Manual for SHARC Processors 3–21 Using the SHARC+ FFTA Accelerator adi_fft_IsSynchronizeTxReady... 2.5.0 C/C++ Library Manual for SHARC Processors Using the SHARC+ FFTA Accelerator If your... 2.5.0 C/C++ Library Manual for SHARC Processors 3–23 Using the SHARC+ FFTA Accelerator • The... on the SHARC+ core. CrossCore Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors... the SHARC+ FFTA accelerator. CrossCore Embedded Studio 2.5.0 C/C++ Library Manual for SHARC Processors... optimized for SHARC SIMD processors. Instead, applications that run on SHARC SIMD... optimized for SHARC SIMD processors. Applications that run on SHARC SIMD processors... optimized for SHARC SIMD processors. Applications that run on SHARC SIMD processors...



Дата загрузки: 2017-05-20
Скачать документ
Скачать текст
0/5
... several logic families including the SHARC DSPs operating on +3.3V supplies... SHARC DSPs: 0.5ns TO 1n s (OPERATING ON +3.3V SUPPLY) ASDP-21060l SHARC... SHARC DSP USE FOR RD, WR STROBES SHARC DSP <2" 10Ω EACH SHARC DSP SHARC... B SHARC DSP SINGLE DAMPLING RESISTOR BETWEEN PROCESS OR GROUPS <2" SHARC DSP 20Ω SHARC DSP SHARC DSP Figure 12.41... transmissions between SHARC DSPs. The output impedance of the SHARC driver is... a dc load impedance of 25 Ω. SHARC drivers are capable of driving... 120Ω 30mW 91Ω 22mW SHARC DSP SHARC DSP SHARC DSP 50Ω PC BOARD... LENGTH < 0.5" NOT RECOMMENDED FOR SYNCHRONIZED SHARC OPERATION! Figure 12.43: Clock...Ω * > 4" ZO = 50Ω SHARC DSP ZO = 50Ω SHARC DSP ZO = 50Ω SHARC DSP ZO... for Biirectional Transmission Between SHARC DSPs SHARC DSP SHARC DSP SHARC DSP +3.3V +3.3V... 120Ω 30mW 91Ω 22mW SHARC DSP SHARC DSP SHARC DSP NOTE: KEEP STUB... RECOMMENDED FOR CLOCKS IN SYNCHRONIZED SHARC OPERATION! Figure 12.46: Single... such as the ADSP-21160 SHARC with internal phase-locked-loops...), such as the ADSP-21160 SHARC. The ground pin for the...



Дата загрузки: 2017-03-10
Скачать документ
Скачать текст
0.17/5
...; Mullis et al. 2003), Bright SHARC (Romer et al. 2000), WARPS.... 1997; Perlman et al. 2002), SHARC South (Burke et al. 2003... catalogs 160d . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . EMSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . WARPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Bright SHARC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . SHARC South . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . NEP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Abell clusters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . NGC..., 6 objects), Bright SHARC (Romer et al. 2000, 8 objects), SHARC South (Burke et... EMSS source MS1219.9+7542 (= Bright SHARC source RXJ1222.1+7526). The source...+1027 — We revise the Bright SHARC identification of this object as... 400d cluster 1313−3250 (Bright SHARC object RXJ1313.6−3250) with overlaid... SHARC and SHARC South. Bright SHARC — The detection algorithm used in the Bright SHARC... a single angular scale. The Bright SHARC catalog contains 32 clusters in... detected in 400d and Bright SHARC surveys in the overlapping area. 26 are listed in Bright SHARC. The 400d cluster 1313−3250... differences between the Bright SHARC and 400d samples in the... detection algorithm used in Bright SHARC. This is well illustrated by... two surveys (Fig. 6). Obviously, Bright SHARC tends to miss clusters with... small (rc 20 ) angular extent. SHARC South — Our survey used 61... ROSAT pointings used in the SHARC South survey (Burke et al... 15 objects were detected in SHARC South but 3 were not optically... a galaxy group. All of the SHARC South clusters above our flux... the 400d sample. To summarize, SHARC South and our survey have... as “multiple point sources” in SHARC South) with overlaid ROSAT contours...



Дата загрузки: 2017-02-06
Скачать документ
Скачать текст
0.39/5
... c плавающей точкой DSP с плавающей точкой SHARC® компании Analog Devices DSP ADSP... Analog Devices, так и в процессорах семейства SHARC. ПРИМЕР РЕАЛИЗАЦИИ ЦИФРОВОГО ФИЛЬТРА После... программ (в процессоре серии ADSP-219x и SHARC). ВЫЧИСЛИТЕЛЬНЫЕ БЛОКИ (АЛУ, МАС, РЕГИСТР... архитектуры DSP. Например, DSP семейства SHARC Analog Devices оптимизированы как для... эффективностью. По этой причине процессоры SHARC чаще называют "32-разрядными DSP... ПРОЦЕССОРЫ С ПЛАВАЮЩЕЙ ТОЧКОЙ SHARC® КОМПАНИИ ANALOG DEVICES SHARC семейства ADSP-2106, построенный... высокопроизводительный цифровой сигнальный процессор. Процессор SHARC имеет в своей основе ядро процессорного... блоками процессора и внутренней памятью. Процессор SHARC семейства ADSP-2106x отвечает пяти... ГАРВАРДСКАЯ АРХИТЕКТУРА 32-РАЗРЯДНОГО ПРОЦЕССОРА SHARC СЕМЕЙСТВА ADSP2106X ЯДРО ПРОЦЕССОРА Таймер... Рис. 7.30 КЛЮЧЕВЫЕ ОСОБЕННОСТИ ПРОЦЕССОРА SHARC 100MГц ядро / пиковая производительность 300.... 7.31 31 a SHARC® – ЛИДЕР СРЕДИ DSP С ПЛАВАЮЩЕЙ ТОЧКОЙ SHARC фактически является стандартом... – это укрепление лидирующей позиции процессоров SHARC в области многопроцессорных систем ЦОС ADSP... загрузку и синхронизацию системы. Архитектура процессоров SHARC не допускает появления "бутылочного горлышка... семейства SHARC показаны на рис. 7.35. 36 a КЛЮЧЕВЫЕ ОСОБЕННОСТИ ПРОЦЕССОРА SHARC ADSP..., используемые при программировании процессоров семействе SHARC. Обратите внимание на алгебраический синтаксис... чтение программы. В одном цикле процессор SHARC производит умножение, сложение, вычитание, запись... DMA. 37 a ПУТИ РАЗВИТИЯ ПРОЦЕССОРОВ SHARC Гарантируется программная совместимость в будущем Многопроцессорные... GFLOPs • 64 Mбит Недорогие HP SHARC • 120-198 MFLOPS • 0,5-4 Mбит ADSP... • <<$10 SHARC Массовое производство Рис. 7.35 ПРИМЕР: МНОГОФУНКЦИОНАЛЬНАЯ ИНСТРУКЦИЯ ПРОЦЕССОРА SHARC f11... инструкции за один цикл процессор SHARC выполняет: 1 (2) умножения 1 (2) сложения 1 (2) вычитания ( ) = ADSP... НА ОСНОВЕ ПРОЦЕССОРОВ СЕМЕЙСТВА SHARC Цифровые сигнальные процессоры SHARC компании Analog Devices... SHARC на распространенных алгоритмах цифровой обработки сигналов. СКОРОСТНЫЕ ХАРАКТЕРИСТИКИ DSP СЕМЕЙСТВА SHARC...] деление(y/x) Квадратный корень ADSP-21065L SHARC 66 МГц 15 нс 132... общей параллельной шины. Семейство процессоров SHARC поддерживает реализацию связи между процессорами... шесть имеющихся портов связи. Процессоры SHARC поддерживают также усовершенствованный способ организации... на рис 7.38 справа. Процессор SHARC идеально подходит для применения в таких... вышел) или внешней памяти. Каждый SHARC имеет 6 портов связи, позволяющих создавать... 39 a обработки данных. Внутренняя память SHARC обычно достаточно велика, чтобы разместить... такой системы – это несколько процессоров SHARC и набор необходимых соединений между ними... СИСТЕМ НА ОСНОВЕ ПРОЦЕССОРОВ СЕМЕЙСТВА SHARC Потоковая обработка данных Links Links... EP EP Кластер на процессорах SHARC Дополнительные кластеры Links Links Links... порты (EP) Взаимодействие двух процессоров SHARC через порт EP обеспечивает наибольшую.../с) Возможно подключение до шести процессоров SHARC и хостпроцессора EP обеспечивает гибкость при... обеспечивает независимое взаимодействие двух процессоров SHARC на скорости 100 Mбайт/с Имеется... построения системы с любым числом процессоров SHARC Связи через соединительный порт и EP... из которых запускаются одновременно. Процессоры SHARC имеют встроенный хост-интерфейс, который... строится на основе нескольких процессоров SHARC, связанных между собой по параллельной.... Типичный кластер на основе процессоров SHARC может включать до 6 процессоров ADSP... позволяет процессорам SHARC разделять общую шину. Другие встроенные возможности процессоров SHARC помогают... сигналов. Архитектура ядра процессора Tiger SHARC показана на рис. 7.42. Ядро... выполнением команд. В архитектуре процессора Tiger SHARC предусмотрены вычислительные блоки X и Y, каждый из... наилучшую производительность среди процессоров семейства SHARC как при обработке данных с фиксированной...% по сравнению с предыдущими членами семейства SHARC. При переходе к меньшим проектным нормам... Аппаратные средства: Процессор ADSP-21160M SHARC 16-разрядный стерео кодек AD1881... очередь осуществляет связь с процессором семейства SHARC. Для связи эмулятора с PC используется...-219x, а также для DSP семейства SHARC. 56 a Для оценки свойств программного... 50 компаний поддерживают DSP семейства SHARC. Информацию о программе можно найти по... 95, 98, NT, 2000 совместимые SHARC: Windows 95, 98, NT, 2000... 58 a VisualDSP++TM ДЛЯ ПРОЦЕССОРОВ SHARC® Работает под управлением Windows 95... VisualDSP для процессора SHARC доступен в настоящее время, part # VDSP-SHARC-PC-TEST... компаний занимаются поддержкой архитектуры семейства SHARC® Имеется более 400 продуктов следующих... for ADSP-218x family and SHARC family): http://www.analog.com..., Vol. 1, Vol. 2. 12. ADSP-2106x SHARC User’s Manual, 2nd Edition, July.... ADSP-2106x SHARC EZ-KIT Lite Manual. 14. ADSP-21065L SHARC User’s Manual, Sept. 1, 1998. 15. ADSP-21065L SHARC EZ-LAB User’s Manual. 16. ADSP-21160 SHARC DSP Hardware...



Дата загрузки: 2017-02-06
Скачать документ
Скачать текст
0.09/5
... c плавающей точкой 5. Цифровой сигнальный процессор Sharc компании Analog Devices с плавающей точкой... Analog Devices, так и в процессорах семейства Sharc. Пример реализации цифрового фильтра После... программ (в процессоре серии ADSP-219x и Sharc). Вычислительные блоки (АЛУ, МАС, регистр... архитектуры DSP. Например, DSP семейства SHARC Analog Devices оптимизированы как для... эффективностью. По этой причине процессоры SHARC чаще называют «32-разрядными DSP... ПРОЦЕССОР С ПЛАВАЮЩЕЙ ТОЧКОЙ SHARC® КОМПАНИИ ANALOG DEVICES SHARC семейства ADSP –2106, построенный... высокопроизводительный цифровой сигнальный процессор. Процессор SHARC имеет в своей основе ядро процессорного... блоками процессора и внутренней памятью. Процессор SHARC семейства ADSP-2106x отвечает пяти... гарвардская архитектура 32-разрядного процессора SHARC семейства ADSP-2106x ядро процессора... 4 6 6 36 48 Важнейшие свойства процессора SHARC ■ 100MHz Ядро/ до 300 MFLOPS..., таймер Рис. 7.31 SHARC® - лидер в DSP с плавающей точкой ■ SHARC — это стандарт de... — это укрепление лидирующей позиции процессоров SHARC в области многопроцессорных систем ЦОС ■ ADSP... загрузку и синхронизацию системы. Архитектура процессоров SHARC не допускает появления узких мест... мм. Пути развития процессоров семейства SHARC показаны на рис. 7.35. Основные... 32-разрядного процессора семейства ADSP21160 SHARC • Архитектура SIMD (одна инструкция - двойной..., используемые при программировании процессоров семействе SHARC. Обратите внимание на алгебраический синтаксис... чтение программы. В одном цикле процессор SHARC производит умножение, сложение, вычитание, запись... указатель, использующийся для DMA. . Семейство SHARC. Пути развития. Обязательная программная совместимость... ADSP-21065 • 1200 MFLOPs • <<$10 SHARC Массовое производство Рис. 7.35 Пример выполнения многофункциональной инструкции процессором SHARC f11 = f1 * f7, f3 = f9... (i8, m8); ν За один цикл SHARC производит: υ 1 (2) умножение υ 1 (2) сложение υ 1 (2) вычитание ( ) = ADSP... на основе процессоров семейства SHARC Цифровые сигнальные процессоры SHARC компании Analog Devices.... 7.37 показаны результаты тестирования процессоров SHARC на распространенных алгоритмах цифровой обработки... алгоритмов, реализуемых на DSP семейства SHARC ADSPSHARC Тактовая частота 66 Длит... общей параллельной шины. Семейство процессоров SHARC поддерживает реализацию связи между процессорами... шесть имеющихся портов связи. Процессоры SHARC поддерживают также усовершенствованный способ организации... на рис 7.38 справа. Процессор SHARC идеально подходит для применения в таких... вышел) или внешней памяти. Каждый SHARC имеет 6 портов связи, позволяющих создавать... потоковой обработки данных. Внутренняя память SHARC обычно достаточно велика, чтобы разместить... такой системы — это несколько процессоров SHARC и набор необходимых соединений между ними... систем на основе процессоров семейства SHARC Потоковая обработка данных Links Links... Двумерный массив Кластер на процессорах SHARC Расширение кластеров Links ■ Порты связи.../с) υ Возможно подключение до шести процессоров SHARC и хост-процесс υ EP обеспечивает гибкость... обеспечивает независимое взаимодействие двух процессоров SHARC на скорости 100 Mбайт/с υ Имеется... из которых запускаются одновременно. Процессоры SHARC имеют встроенный хост-интерфейс, который... строится на основе нескольких процессоров SHARC, связанных между собой по параллельной.... Типичный кластер на основе процессоров SHARC может включать до 6 процессоров ADSP... позволяет процессорам SHARC разделять общую шину. Другие встроенные возможности процессоров SHARC помогают... сигналов. Архитектура ядра процессора Tiger SHARC показана на рис. 7.42. Ядро... выполнением команд. В архитектуре процессора Tiger SHARC предусмотрены вычислительные блоки X и Y, каждый из... наилучшую производительность среди процессоров семейства SHARC как при обработке данных с фиксированной...% по сравнению с предыдущими членами семейства SHARC. При переходе к меньшим проектным нормам...-KITLITE™ ν Аппаратные возможности υ υ υ υ υ υ υ υ ADSP-21160M SHARC AD1881 - 16-бит. стерео кодек...-KITLITE™ ■ Аппаратные возможности ◆ ADSP-21065L SHARC DSP, работ.на 60МГц ◆ Полностью... очередь осуществляет связь с процессором семейства SHARC. Для связи эмулятора с PC используется...-219x, а также для DSP семейства SHARC. Для оценки свойств программного обеспечения... 50 компаний поддерживают DSP семейства SHARC . Информацию о программе можно найти по... 95, 98, NT, 2000 совместимые υ SHARC: Windows 95, 98, NT, 2000... и 219x Рис. 7.60 VisualDSP++™ для SHARC® DSP ν Радотает под Windows 95.... ν Пакет VisualDSP для SHARC доступен в настоящее время. (VDSP-SHARC-PC-TEST) Пакет... 50 компаний поддерживают семейство DSP SHARC ■ Предлагаются более 400 продуктов следующих... for ADSP-218x family and SHARC family): http://www.analog.com..., Vol. 1, Vol. 2. 12. ADSP-2106x SHARC User’s Manual, 2nd Edition, July.... ADSP-2106x SHARC EZ-KIT Lite Manual. 14. ADSP-21065L SHARC User’s Manual, Sept. 1, 1998. 15. ADSP-21065L SHARC EZ-LAB User’s Manual. 16. ADSP-21160 SHARC DSP Hardware...



Дата загрузки: 2017-01-23
Скачать документ
Скачать текст
0.15/5
...-160 SHARC IND. 5V 40MHZ CQFP HEAT DWN CAV.UP SHARC INDUSTRIAL 5V CQFP SHARC INDUST 5V 40MHZ...-21060KS-160X SHARC INDUST 5V 40MHZ CQFP CAVITY DOWN SHARC INDUSTRIAL 5V CQFP HeatSlug UP SHARC INDUST 5V 40MHZ CQFP HeatSlug UP SHARC Mil temp tested industrial grade SHARC Mil temp...-21060LKS-160X SHARC IND. 3V 40MHZ CQFP HEAT SLUG DOWN SHARC mil temp tested indust grade SHARC Mil temp... SHARC ADSP-21061 1MBIT, 33MHz, 5v SHARC ADSP-21061 1MBIT,40MHz, 5V SHARC ADSP-21061 50MHz, 5V SHARC ADSP-21061 50MHz, 5V SHARC ADSP-21061 1MBIT,40MHz, 5V SHARC ADSP-21061 50MHz, 5V SHARC/pb...,40MHz, 3v SHARC PBGA ADSP-21061 1MBIT,40MHz, 3v SHARC PBGA ADSP-21061L1MBIT,40MHz, 3v SHARC PBGA ADSP-21061L 33MHz, 3V SHARC ADSP-21061L 40MHz, 3V SHARC 3A991..., 33MHz, 5v SHARC ADSP-21062 2MBIT, 33MHz, 5v SHARC:QC002 FLOATING PT... MBIT,40MHz, 5V SHARC ADSP-21062 MBIT,40MHz, 5V SHARC: QC004 FLOATING... 40Mhz industrial grade SHARC 3V, 33 MHZ PBGA SHARC 3V, 40MHZ, PBGA... mhz 3v SHARC ADSP-21065 544 k/bit 60 mhz 3v SHARC ADSP-21065L 60 mhz ADSP-21065L 66MHz sharc industrial/mil mechanical samples SHARC INDUSTRIAL/Mil mechanical... 2.2) 32Bit SHARC DSP w/SIMD capability 32bit SHARC w/SIMD capability 32Bit SHARC DSP w/SIMD capability 32bit SHARC w/SIMD capability 32bit SHARC w/SIMD capability 32bit SHARC w/SIMD capability 32bit SHARC w/SIMD capability 32bit SHARC....a.2 8542319000 8542310000 ADSP-21161NCCA100X 32Bit SHARC DSP LOW COST HAMMERHEAD,3.3V....a.2 8542319000 8542310000 ADSP-21161NCCAZ100 32Bit SHARC DSP LOW COST HAMMERHEAD,3.3V....a.2 8542319000 8542310000 ADSP-21161NKCA100X 32Bit SHARC DSP LOW COST HAMMERHEAD,3.3V... Sharc w/5M bits RAM 400MHz;324-ld BGA SHARC w/5 Mbits Ram 400MHz SHARC Processor w/5 Mbits Ram 450MHz SHARC Processor w/5 Mbits RAM 200MHz 88-LD Low Power Sharc Proc 200MHz 88-LD Low Power Sharc Proc 3A991... CSP_BGA SHARC W/3M bit RAM 200MHz 88ld LFCSP Low cost Sharc 266MHz 100-ld Low Power Sharc Proc 3A991... CSP_BGA SHARC W/3M bit RAM 200MHz 88ld LFCSP Low cost Sharc 200MHz 100-ld Low Power Sharc Proc 266MHz 100-ld Low Power Sharc Proc 266MHz 196ld SHARC... LFCSP Low cost Sharc 266MHz 100-ld 32-bit SHARC, Low Power... 196-ld SHARC, LP w/ 5M bit RAM e66MHz 196-ld SHARC, LP w/ 5M bit RAM 300MHz 196-ld SHARC, LP... LFCSP Low cost Sharc w00MHz 100 ld Low Power Sharc Proc w66MHz 100 ld Low Power Sharc Proc US... SHARC 350MHz 176ld Sharc w/ 3M bit RAM 400MHz 100-ld SHARC 400MHz 176ld Sharc w/ 3M bit Memory 350MHz 100-ld SHARC 350MHz 100-ld SHARC w/-140dB SRC 350MHz 176ld Sharc w/ 3M bit Memory 400MHz 100-ld SHARC 400MHz 176ld Sharc w/ 3M bit Memory ADSP-21488 SHARC High Performance SRC 350MHz 100ld LQFP SHARC Proc 350MHz 176ld LQFP SHARC Proc 400MHz 100ld LQFP SHARC Proc 400MHz 176-ld LQFP SHARC Proc 350MHz 100 LQFP SHARC 350MHz 176 ld LQFP Sharc w/5M bit Memory 400MHz 100ld LQFP SHARC 400MHz 176ld LQFP SHARC 450 MHz SHARC w/ Static Voltage... 3Mb SHARC(no ARM),single DDR,LPC pkg 2x 3Mb SHARC(no... code ARM, 2x SHARC, LQFP Package ARM, 2x SHARC, DDR, BGA Package..., 2x 3Mb SHARC, single DDR, LPC packa ARM, 2x 3Mb SHARC, single DDR, LPC packa ARM, 2x 3Mb SHARC, single DDR, LPC packa ARM, 2x 3Mb SHARC, single DDR, LPC packa ARM, 2x 3Mb SHARC, single DDR, LPC packa ARM, 2x 3Mb SHARC, single... ADXL105AQC-REEL Description SHARC Auto Audio Proc w/prog'd ROM SHARC Auto Audio... Daughter Board. SHARC Audio Ext Mezzanine bd 21469EZB/lL SHARC USB Ext...-SHARC-PCFLOAT VDSP-SHARC-PCFLT-5 VDSP-SHARC-PC-FULL VDSP-SHARC-PC-TEST VDSP-SHARC-PC-UPG VDSP-SHARC-SL... Trial Complete PKG SHARC VDSP-SHARC-PC-UPG VDSP-SHARC-SOL COMP/ASSM...



Дата загрузки: 2017-01-30
Скачать документ
Скачать текст
0.25/5
... SHARC and the SHARC logo are registered trademarks of Analog Devices, Inc.; SHARC... Maximum Ratings ................................... 87 SHARC Processor ................................................. 6 ESD Caution ...................................................... 87 SHARC+ Core Architecture .................................... 8 Package.../ADSP-2158x SHARC processors are members of the SIMD SHARC family of... instruction set compatibility to previous SHARC products. Table 1. Common Product Features... 450 SHARC+ Core2 (MHz, Max) N/A 450 450 450 450 450 SHARC L1.... Generic Interrupt Controller Port1 (GICPORT1) SHARC PROCESSOR The GICPORT1 CPU interface... (SPIs). Figure 3 shows the SHARC processor integrates a SHARC+ SIMD core, L1 memory... 4 shows the SHARC+ SIMD core block diagram. The SHARC processor supports a modified... PORT INSTRUCTION INTERRUPT SEC Figure 3. SHARC Processor Block Diagram Rev. 0 | Page... with multicycle accesses. In the SHARC+ core private address space, both... control, debug, and monitor functions. SHARC+ CORE ARCHITECTURE The ADSP-SC58x... sections. SIMD Computational Engine The SHARC+ core contains two computational processing... features of previous generation SHARC cores, the SHARC+ core also provides a new... dependency check. Core Timer Each SHARC+ processor core also has a timer... is an addition to the SHARC+ core. Variable Instruction Set Architecture...-bit instructions from previous SHARC processors, the SHARC+ core processors support 16.... Core Event Controller (CEC) The SHARC+ core generates various core interrupts... coefficient tables cached by the SHARC+ core Branch Target Buffer/Branch... external) go through the cache. SHARC+ Core L1 Memory in Multiprocessor... Block 0, Block 1, Block 2, and Block 3 SHARC+ Addressing Memory Map (Private Address... and Instruction Fetch SHARC+ – Data Access ARM: 0x00000000–0x00007FFF SHARC+/DMA: 0x20000000... SHARC+ Instruction Fetch VISA Address Space SHARC+ Instruction Fetch ISA Address Space SHARC... for ADSP-2158x products. 2 Table 6. SHARC+ L1 Memory in Multiprocessor Space... for ARM Cortex-A5 and SHARC+ 0x28240000–0x2826FFFF 0x282C0000–0x282EFFFF 0x28300000... Normal Word Address Space for SHARC+ 0x0A090000–0xA09BFFF 0x0A0B0000–0xA0BBFFF 0x0A0C0000... – Data Access and Instruction Fetch SHARC+ – Data Access SMC Bank 0 (64... SHARC+ Core Instruction Fetch Normal Word Address Space for Data Access SHARC... SHARC+ – Data Access DMC0 (1 GB) 0x80000000–0xBFFFFFFF DMC1 (1 GB) 0xC0000000–0xFFFFFFFF SHARC+ Core Instruction Fetch Normal Word Address Space for Data Access SHARC.... System Event Controller (SEC) Both SHARC+ cores feature a system event controller.... Multiparity Bit Protected SHARC+ Core L1 Memories In the SHARC+ core L1... of the ADSPSC58x/ADSP-2158x SHARC+ Processor Hardware Reference for complete... the ADSP-SC58x/ADSP-2158x SHARC+ Processor Hardware Reference. Writing to.../ADSP-21583/21584/21587 Booting SHARC PROCESSOR The processors have several... the ADSP-2158x processors, the SHARC+ (Core 1) controls the boot function... emulator hardware user’s guide at SHARC Processors Software and Tools. SYSTEM... instruction set, refer to the SHARC+ Core Programming Reference. RELATED SIGNAL... for external trigger events. SHARC+ Core 1 Flag Pin. SHARC+ Core 2 Flag Pin... of the ADSPSC58x/ADSP-2158x SHARC+ Processor Hardware Reference for more... of the ADSPSC58x/ADSP-2158x SHARC+ Processor Hardware Reference for more... of the ADSPSC58x/ADSP-2158x SHARC+ Processor Hardware Reference for more... the ADSP-SC58x/ADSP-2158x SHARC+ Processor Hardware Reference for complete... n SHARC Core 1 Flag Pin SHARC Core 1 Flag Pin SHARC Core 1 Flag Pin SHARC Core 1 Flag Pin SHARC Core 2 Flag Pin SHARC Core 2 Flag Pin SHARC Core 2 Flag Pin SHARC... the ADSP-SC58x/ADSP-2158x SHARC+ Processor Hardware Reference for complete... n SHARC Core 1 Flag Pin SHARC Core 1 Flag Pin SHARC Core 1 Flag Pin SHARC Core 1 Flag Pin SHARC Core 2 Flag Pin SHARC Core 2 Flag Pin SHARC Core 2 Flag Pin SHARC... 2 (VSYNC) | SPI0 Slave Select Output 5 | SHARC Core 1 Flag Pin | UART1 Clear... 1 (HSYNC) | SPI0 Slave Select Output 6 | SHARC Core 2 Flag Pin | UART1 Request... the ADSP-SC58x/ADSP-2158x SHARC+ Processor Hardware Reference. 2 Normal mode... the ADSP-SC58x/ADSP-2158x SHARC+ Processor Hardware Reference. Controller Area... the ADSP-SC58x/ADSP-2158x SHARC+ Processor Hardware Reference. Universal Serial...°C to +90°C ARM Cores4 N/A N/A 1 1 1 1 1 1 SHARC+ Cores 2 2 1 2 2 2 2 2 1 SHARC+ SRAM 384 kB 640 kB...°C to +85°C ARM Cores3 N/A N/A N/A N/A N/A N/A N/A N/A 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 SHARC+ Cores 2 2 2 2 2 2 2 2 1 1 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 1 SHARC+ SRAM 384 kB 384 kB...



Дата загрузки: 2017-01-30
Скачать документ
Скачать текст
0.26/5
... Processor SST-Melody -SHARC ® FEATURES Super Harvard Architecture Computer (SHARC) 4 Independent Buses... Gateways GENERAL DESCRIPTION Melody and SHARC are registered trademarks of Analog... Devices, Inc., 2002 SST-Melody-SHARC–SPECIFICATIONS RECOMMENDED OPERATING CONDITIONS1 Test... without notice. –2– REV. 0 SST-Melody-SHARC ABSOLUTE MAXIMUM RATINGS* Supply Voltage... detection. Although the SST-Melody-SHARC features proprietary ESD protection circuitry... = NO CONNECT –4– REV. 0 SST-Melody-SHARC 196-BALL CSPBGA PIN CONFIGURATION.... 0 –7– SST-Melody-SHARC PIN FUNCTION DESCRIPTIONS SST-Melody-SHARC pin definitions are... Bus Address. The SST-Melody-SHARC outputs addresses for external memory... the other SST-Melody-SHARC. The SST-Melody-SHARC inputs addresses when... SST-Melody-SHARC. External devices (including another SST-Melody-SHARC) must assert... read from the SST-Melody-SHARC’s IOP registers. In a multiprocessor system... write to the SST-Melody-SHARC’s IOP registers. In a multiprocessor system...-SHARC. SW I/O/T Synchronous Write Select. This signal interfaces the SST-Melody-SHARC to synchronous memory devices (including another SST-Melody-SHARC). The SST-Melody-SHARC asserts SW to provide... a multiprocessor system, a slave SST-Melody-SHARC deasserts the bus master’s ACK... from host processor/SST-Melody-SHARC deadlock. IRQ2–0 I/A Interrupt Request Lines... a multiprocessing system, the SST-Melody- SHARC that is bus master will... priority over all SST-Melody-SHARC bus requests (BR2–1) in a multiprocessor system. –8– REV. 0 SST-Melody-SHARC Mnemonic Type Function HBG I/O Host... SST-Melody-SHARC. REDY (O/D) O Host Bus Acknowledge. The SST-Melody-SHARC deasserts... clock generator. The SST-Melody-SHARC’s internal clock generator multiplies the... an output). REV. 0 –9– SST-Melody-SHARC PIN FUNCTION DESCRIPTIONS (continued) Mnemonic... SST-Melody-SHARC is a bus slave). –10– REV. 0 SST-Melody-SHARC GENERAL...) are available. The SST-Melody-SHARC enables OEMs to offer comprehensive... display. The SST-Melody-SHARC family (SST-Melody-SHARC ) hardware architecture can... operating at 3.3 V. The SST-Melody-SHARC processor can be interfaced to... communication between the SST-Melody-SHARC processor and a host microcontroller utilizes... information regarding the SST-Melody-SHARC decoding is periodically updated and... diagram of the SST-Melody-SHARC illustrates the following architectural features... SST-Melody-SHARC and also status information from SST-Melody-SHARC to... status information. Once SST-Melody-SHARC receives a command from host micro... reliable communication. –11– SST-Melody-SHARC SOFTWARE ARCHITECTURE Table I. Performance Benchmarks...-SHARC Single-Processor System SST-MELODY-SHARC GENERAL DESCRIPTION The SST-Melody-SHARC is a powerful member of the SHARC... for cost sensitive applications. The SHARC—Super Harvard Architecture—offers the..., 0.35 µm technology, the SST-Melody-SHARC offers the highest performance by... for the SST-Melody-SHARC. The SST-Melody-SHARC SHARC combines a floating-point... Data Register File SST-Melody-SHARC adds the following architectural features..., combined with the SST-Melody-SHARC Harvard architecture, allows unconstrained data.... Instruction Cache The SST-Melody-SHARC includes an on-chip instruction... Circular Buffers The SST-Melody-SHARC’s two data address generators (DAGs... programming. For example, the SSTMelody-SHARC can conditionally execute a multiply, an... Peripherals Interface The SST-Melody-SHARC’s external port provides the processor... is included in the SSTMelody-SHARC’s unified address space. The separate... Interface SST-MELODY-SHARC FEATURES The SST-Melody-SHARC is designed to... (see Figure 4 for the SSTMelody-SHARC Memory Map). The SDRAM interface... SST-Melody-SHARC’s four external memory banks. –13– SST-Melody-SHARC Systems... timing requirements. The SST-Melody-SHARC supports pipelining of the address... Processor Interface The SST-Melody-SHARC’s host interface provides easy connection.... Serial Ports The SST-Melody-SHARC features two synchronous serial ports...-Purpose I/O Ports The SST-Melody-SHARC has two independent timer blocks... occur between the SST-Melody-SHARC’s internal memory and either external... Generation mode, the SST-Melody-SHARC can generate a modulated waveform with... host processor, other SST-Melody-SHARC, memory or I/O transfers). Programs can...) multichannel mode. The SST-Melody-SHARC also contains 12 programmable, general... section. Multiprocessing The SST-Melody-SHARC offers powerful features tailored to... accesses of both SST-Melody-SHARC’s IOP registers. Distributed bus arbitration... port. –14– REV. 0 SST-Melody-SHARC POWER DISSIPATION These specifications apply... dissipation, see the technical note SHARC Power Dissipation Measurements. Specifications are...-SHARC state during execution of IDLE instruction. 5 IDLE16 denotes SST-Melody-SHARC state during execution of IDLE16 instruction. REV. 0 –15– SST-Melody-SHARC...% VDD) –16– REV. 0 SST-Melody-SHARC Power Dissipation 8.0 Total power dissipation...



Дата загрузки: 2017-01-30
Скачать документ
Скачать текст
0/5
... logo, VisualDSP++, the VisualDSP++ logo, SHARC, CROSSCORE, the CROSSCORE logo, and.... evaluation system for SHARC® digital signal processors (DSPs). SHARC processors are based... gives a SHARC processor the bandwidth for sustained high-speed computations. SHARC processors... the capabilities of ADSP-21161N SHARC processors. The VisualDSP++ development environment... features: • Analog Devices ADSP-21161N SHARC processor D D 100 MHz core clock... ADSP-21161 SHARC Processor Hardware Reference and ADSP-21160 SHARC Processor Instruction... supports Analog Devices ADSP-21161N SHARC processors. xvi ADSP-21161N EZ..., pinout, and timing ADSP-21161 SHARC Processor Hardware Refer- Description of... all peripheral functions ADSP-21160 SHARC Processor Instruction Set Reference Description...++ C/C++ Complier and Library Manual for SHARC Processors Description of the complier function and commands for SHARC processors ADSP-21161N EZ-KIT... to program the ADSP-21161N SHARC processor, refer to the documents... appears on the screen. Ensure SHARC is selected in Processor family... detailed in the ADSP-21161 SHARC Processor Hardware Reference. The ADSP... refer to the ADSP-21161 SHARC Processor Hardware Reference. An example..., refer to the ADSP-21161 SHARC Processor Hardware Reference. ADSP-21161N..., refer to the ADSP-21161 SHARC Processor Hardware Reference. 1-10 ADSP... modes, see the ADSP-21161 SHARC Processor Hardware Reference. Table 2-2 shows...: http://www.analog.com/processors/sharc/technicalLibrary/manuals/index.html#Evaluation...



Дата загрузки: 2017-02-22
Скачать документ
Скачать текст
0.06/5
... pop-up bolometers in the SHARC II focal plane . . . . . . . . . . 1.9 Schematic representation... these “first generation” cameras was SHARC (submillimetre high-angular resolution camera... array camera in operation is SHARC II, with 384 silicon “pop.... With the exception of the SHARC instruments, the early instrument examples... technology used for the SHARC and SHARC II detectors forms linear arrays... has found use in the SHARC and SHARC II instruments on the... the instrument focal plane. The SHARC II focal plane, with 12... pop-up bolometers in the SHARC II focal plane. The focal... pixels a 3300 350 and 850 SHARC-II MUSTANG 1200 MAMBO 2000... BoloCAM GISMO 350 and 450 SHARC CSO (10 m) JCMT (15 m) 350...., T. G. Phillips, R. F. Silverberg, G. M. Voellmer, and H. Yoshida, “SHARC II: a Caltech submillimeter observatory facility... detector arrays for HAWC and SHARC II,” Nuclear Instruments and Methods...